1/9/1

DIALOG(R) File 347: JAPIO

(c) 2005 JPO & JAPIO. All rts. reserv.

06226238 \*\*Image available\*\*
SEMICONDUCTOR STORAGE

PUB. NO.: 11-167800 [JP 11167800 A] PUBLISHED: June 22, 1999 (19990622)

INVENTOR(s): KANDA KAZUE APPLICANT(s): TOSHIBA CORP

APPL. NO.: 09-333816 [JP 97333816] FILED: December 04, 1997 (19971204)

INTL CLASS: G11C-029/00; G01R-031/28; G01R-031/3185; G11C-016/02

#### ABSTRACT

PROBLEM TO BE SOLVED: To evaluate a test for improving reliability at a developing time while removing an effect of a genuine defect bit by providing a read-out test mode selectively charging a bit line of a column to be read out based on the data latched with a sense latch circuit, reading out the cell data of a memory cell and detecting bit line potential.

SOLUTION: A sense amplifier consists of transistor M1-M7 and the latch circuit LT, and charges only the bit line connected to the cell to be read out among a bit line group according to the latch data of the latch circuit LT at the time of read-out at a read-out test time. In such a case, the latch data are written in beforehand by the data different according to the column to be read out/not to be read out. Thus, by making the column that the genuine defect bit exists the column not to be read out, the read-out test is executed in the state removing the genuine defect bit.

COPYRIGHT: (C) 1999, JPO

(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-167800

(43)公開日 平成11年(1999)6月22日


(51) Int.Cl. <sup>6</sup>		識別記号		FΙ					
G11C	29/00	673		G1:	LC 2	29/00		673M	
								673K	
								673V	
G 0 1 R	31/28			G01R 31/		31/28		В	
	31/3185						w		
	•		審查請求	未請求	(永麗	項の数13	OL	(全 21 頁)	最終頁に続く
(21)出顯審(22)出顯日	<b>身</b>	特願平9-333816 平成9年(1997)12月4日		(72)	発明者	神奈川 神田 神奈川 式会社	社東芝 県川崎 和重 県川崎 東芝半	市幸区堀川町	580番1号 株 技 <del>術セ</del> ンター内

## (54) 【発明の名称】 半導体記憶装置

#### (57) 【要約】

【課題】メモリ開発時における信頼性向上のためのテストで不良ピットの影響を除外して正確に評価し、リダンダンシー前のテストも可能とし、選択された1個のセルの貫通電流によるソース線電位の浮きに起因する閾値変動量の測定を他のカラムのセル電流によるソース線電位の浮きが生じない状態で測定し、隣接ピット線間の電流リーク、各セルの閾値電圧およびその分布の測定を容易化する。

【解決手段】メモリの読み出しテストに際して、ビット 線電位センスノードを所定期間リセットした後、予めデ ータパスから与えられるデータをラッチ型センスアンプ でラッチしたデータに基づいて読み出したいカラムのビ ット線のみを充電し、電流垂れ流し方式あるいはフリー ランニング方式によりビット線電位を検知する読み出し テストモードを有する。



【特許請求の範囲】

【請求項1】 互いに交差する複数のワード線および複数のピット線と、

前記ワード線とピット線の各交差部に対応してメモリセルが複数個マトリクス状に配置されてなるメモリセルアレイと、

前記各ビット線に対応して設けられ、選択されたメモリセルから各ビット線のビット線電位センスノードに読み出されたセルデータを検知し、かつ、外部から転送されたデータをラッチするためのセンス・ラッチ回路とを具備し、読み出しテストに際して、前記センス・ラッチ回路でラッチしたデータに基づいて読み出したいカラムのピット線を選択的に充電してメモリセルのセルデータを読み出し、ピット線電位を検知する読み出しテストモードを有することを特徴とする半導体記憶装置。

【請求項2】 互いに交差する複数のワード線および複数のビット線と、

前記ワード線とビット線の各交差部に対応してメモリセルが複数個マトリクス状に配置されてなるメモリセルアレイと、

前記各ピット線に対応して設けられ、選択されたメモリセルから各ピット線のピット線電位センスノードに読み出されたセルデータを検知するためのセンスアンプとを 具備し、

前記センスアンプは、

前記対応するビット線のビット線電位センスノードと電源との間に接続された電流源用トランジスタと、

前記ピット線電位センスノードに読み出されたデータあるいはデータバスから与えられるデータをラッチするためのラッチ回路と、

前記ラッチ回路の相補的な一対のノードのうちの第1の ノードと接地ノードとの間に接続され、ゲートが前記ピット線電位センスノードに接続されたビット線電位セン ス用トランジスタと、

前記ラッチ回路の前記第1のノードと接地ノードとの間で前記ピット線電位センス用トランジスタに直列に接続され、ゲートに所定期間印加される信号によりオン状態に制御されるセンスタイミング決定用トランジスタと、前記ラッチ回路の第2のノードと対応するピット線電位センスノードとの間に接続されたセンスアンプデータ転 40 送用トランジスタと、

前記ラッチ回路のラッチデータによって対応するビット 線の充電経路をスイッチングするために挿入されたスイッチ回路とを具備し、

説み出しテストに際して、前記センスアンプデータ転送 用トランジスタをオフ状態にしたまま、予めラッチ回路 でラッチしたラッチデータに基づいて説み出したいカラ ムのピット線を選択的に充電するように前記電流源用ト ランジスタおよびスイッチ回路を制御し、ピット線に充 電電流を流した状態でピット線の充電電流とセル電流に 2

よる放電電流の大小関係で決まるピット線電位を検知する読み出し方式によりセンス動作を行う読み出しテスト モードを有することを特徴とする半導体配度装置。

【請求項3】 互いに交差する複数のワード線および複数のビット線と、

前記ワード線とピット線の各交差部に対応してメモリセルが複数個マトリクス状に配置されてなるメモリセルアレイと、

前記各ピット線に対応して設けられ、選択されたメモリ セルからピット線電位センスノードに読み出されたセル データを検知するためのセンスアンプとを具備し、

前記センスアンプは、

前記ピット線電位センスノードに読み出されたデータあるいはデータバスから与えられるデータをラッチするためのラッチ回路と、

前記ラッチ回路の相補的な一対のノードのうちの第1の ノードと接地ノードとの間に接続され、ゲートが前記ピット線電位センスノードに接続されたピット線電位セン ス用トランジスタと、

前記ラッチ回路の前記第1のノードと接地ノードとの間で前記ピット線電位センス用トランジスタに直列に接続され、ゲートに所定期間印加される信号によりオン状態に制御されるセンスタイミング決定用トランジスタと、前記ラッチ回路の第2のノードと対応するピット線電位センスノードとの間に接続されたセンスアンプデータ転送用トランジスタとを具備し、

読み出しテストに際して、予めラッチ回路でラッチした ラッチデータに基づいて読み出したいカラムのビット線 を選択的に所定期間プリチャージした後、前記センスア ンプデータ転送用トランジスタをオフ状態にしたままフ ローティング状態としたビット線からのセル電流による 放電電流で決まるビット線電位を検知する読み出し方式 によりセンス動作を行う読み出しテストモードを有する ことを特徴とする半導体記憶装置。

【請求項4】 互いに交差する複数のワード線および複数のビット線と、

前記ワード線とピット線の各交差部に対応してメモリセルが複数個マトリクス状に配置されてなるメモリセルアレイと、

前記各ピット線に対応して設けられ、選択されたメモリセルからピット線電位センスノードに読み出されたセルデータを検知するためのセンスアンプと、

前記各ピット線に対応して設けられ、対応するピット線 をプリチャージするためのプリチャージ電源転送用トラ ンジスタとを具備し、

前記センスアンプは、

前記ビット線電位センスノードと接地ノードとの間に接 続されたビット線電位リセット用トランジスタと、

前記ピット線電位センスノードに読み出されたデータあ io るいはデータパスから与えられるデータをラッチするた

めのラッチ回路と、

前記ラッチ国路の相補的な一対のノードのうちの第1の ノードと接地ノードとの間に接続され、ゲートが前記ピ ット線電位センスノードに接続されたピット線電位セン ス用トランジスタと、

前記ラッチ回路の前記第1のノードと接地ノードとの間 で前記ピット線電位センス用トランジスタに直列に接続 され、ゲートに所定期間印加される信号によりオン状態 に制御されるセンスタイミング決定用トランジスタと、 前記ラッチ回路の第2のノードと対応するピット線電位 センスノードとの間に接続されたセンスアンプデータ転 送用トランジスタと、

前記プリチャージ電源転送用トランジスタに直列に接続 され、前記ラッチ回路のラッチデータによって対応する ピット線の充電経路をスイッチングするためのスイッチ 回路とを具備し、

読み出しテストに際して、前記リセット用トランジスタ によりピット線電位センスノードを所定期間リセットし た後に前記センスアンプデータ転送用トランジスタをオ フ状態にしたまま、予めデータをラッチ回路でラッチし 20 たラッチデータに基づいて読み出したいカラムのビット 線を選択的に所定期間プリチャージするように前記プリ チャージ電源転送用トランジスタおよびスイッチ回路を 制御した後、フローティング状態としたビット線からの セル電流による放電電流で決まるビット線電位を検知す る読み出し方式によりセンス動作を行う読み出しテスト モードを有することを特徴とする半導体配憶装置。

【請求項5】 互いに交差する複数のワード線および複 数のピット線と、

前記ワード線とピット線の各交差部に対応してメモリセ 30 ルが複数個マトリクス状に配置されてなるメモリセルア

前記各ピット線に対応して設けられ、選択されたメモリ セルからビット線電位センスノードに読み出されたセル データを検知するためのセンスアンプとを具備し、

前記センスアンプは、

前記ピット線電位センスノードに読み出されたデータあ るいはデータバスから与えられるデータをラッチするた めのラッチ回路と、

前記ラッチ回路の相補的な一対のノードのうちの第1の 40 ノードと接地ノードとの間に接続され、ゲートが前記ビ ット線電位センスノードに接続されたビット線電位セン ス用トランジスタと、

前記ラッチ回路の前記第1のノードと接地ノードとの問 で前記ピット線電位センス用トランジスタに直列に接続 され、ゲートに所定期間印加される信号によりオン状態 に制御される第1のセンスタイミング決定用トランジス タと、

前記ラッチ回路の前記第2のノードと接地ノードとの間 で前記ピット線電位センス用トランジスタに直列に接続 50 時にはオン状態に制御され、前記ラッチ回路が強制反転

され、ゲートに所定期間印加される信号によりオン状態 に制御される第2のセンスタイミング決定用トランジス

前記ラッチ回路の第2のノードと対応するピット線電位 センスノードとの間に接続されたセンスアンプデータ転 送用トランジスタとを具備し、

読み出しテストに際して、予めラッチ回路でラッチした ラッチデータに基づいて読み出したいカラムのピット線 を選択的に所定期間プリチャージした後、前記センスア ンプデータ転送用トランジスタをオフ状態にしたままフ ローティング状態としたピット線からのセル電流による 放電電流で決まるビット線電位を検知する読み出し方式 によりセンス動作を行い、前記第2のセンスタイミング 決定用トランジスタを用いてセンスする読み出しテスト モードを有することを特徴とする半導体記憶装置。

請求項1乃至5のいずれか1項に記載の 【請求項6】 半導体記憶装置において、

前記各ピット線に対応して設けられた複数のラッチ回路 にチェッカーパターンデータをラッチさせ、前記複数の ワード線の全てを非選択状態にし、隣接ビット線間の電 流リークを検出する電流リークテストモードを具備する ことを特徴とする半導体記憶装置。

請求項1乃至6のいずれか1項に記載の 【請求項7】 半導体記憶装置において、

前記複数のワード線のうちの所望のワード線を選択して 所望の閾値テスト電圧を印加し、前記ラッチ回路のラッ チデータに応じて読み出し指定されたビット線に接続さ れているメモリセルの閾値を測定するセル閾値測定モー ドを具備することを特徴とする半導体記憶装置。

【請求項8】 請求項2記載の半導体記憶装置におい て、

前記スイッチ回路は、前記電源と前記ピット線電位セン スノードとの間で前記電流源用トランジスタに直列に挿 入されていることを特徴とする半導体記憶装置。

【請求項9】 請求項2記載の半導体記憶装置におい て、

前記スイッチ回路は、前記ピット線電位センスノードと 前記メモリセルとの間のピット線に挿入されていること を特徴とする半導体記憶装置。

【請求項10】 請求項2または4記載の半導体記憶装 置において、

前記ラッチ回路は、通常読み出し時には、リセットされ た後に前記ピット線電位センスノードに読み出されたデ ータに応じてリセット状態を保持するか、または強制反 転され、読み出しテスト時には、リセットされることな く前記ピット線電位センスノードに読み出されたデータ に応じてリセット状態を保持するか、または強制反転さ ħ.

前記スイッチ回路は、前記ラッチ回路がリセット状態の

状態の時にはオフ状態に衝揮されることを特徴とする半 導体記憶装置。

【請求項11】 請求項10記載の半導体記憶装置において、

前記スイッチ回路は、PMOSトランジスタからなり、そのゲートは、前記ラッチ回路がリセットされた状態で "L" /強制反転された状態で "H" レベルになるノードに接続されていることを特徴とする半導体記憶装置。 【請求項12】 請求項10記載の半導体記憶装置にお

前記スイッチ回路は、NMOSトランジスタからなり、そのゲートは、前記ラッチ回路がリセットされた状態で "H" /強制反転された状態で "L" レベルになるノードに接続されていることを特徴とする半導体記憶装置。 【請求項13】 請求項1乃至12のいずれか1項に記

【請求項13】 請求項1乃至12のいずれか1項に記載の半導体記憶装置において、

前記メモリセルは、閾値が第1の範囲および第2の範囲 をとることにより情報を記憶するMOSトランジスタか らなる不揮発性メモリセルであることを特徴とする半導 体記憶装置。

#### 【発明の詳細な説明】

[0001]

いて、

【発明の属する技術分野】本発明は、半導体記憶装置に係り、特にラッチ型センスアンプを有する半導体メモリの読み出しテストモードに関するもので、例えばNAND型EEPROMなどの不揮発性半導体メモリに使用される。

[0002]

【従来の技術】EEPROMは、電源を切っても不揮発性セルのデータが消えない等の利点があり、近年大幅に需要が増大している。特に、1トランジスタでメモリセルが構成された一括消去可能なフラッシュメモリは、大容量の磁気ディスクの代替等の用途が期待されている。また、EEPROMの中で高集積化が可能なものとして、NANDセル型のEEPROMが知られている。

【0003】図1は、一括消去可能なNANDセル型E EPROMの全体構成を示す。

【0004】このEEPROMは、複数のNAND型メモリセルがマトリクス状に配設され、縦方向にビット線BLが多数本、横方向にワード線WLが多数本配列され 40 ているメモリセルアレイ11と、外部から入力されたアドレスに基づいて上記メモリセルアレイ11のワード線を選択駆動するロウデコーダ12と、上記メモリセルアレイ11のピット線に接続されているピット線制御回路(センスアンプ・データラッチ回路を含む)13と、このピット線制御回路13に接続されているカラムゲート15と、外部から入力されたアドレスに基づき上記カラムゲート15を制御し、対応するピット線およびセンスアンプ・データラッチ回路を選択するカラムデコーダ14と、前記カラムゲート15に接続されている 1/Oパッファ18と、書き込み 50

6

動作や消去動作に必要な高電圧を供給するための昇圧国 路16と、チップ外部とのインターフェースをとるための 制御国路17とを具備している。

【0005】前記コウデコーダ12は、データの書き込み時、消去時およびデータの読み出し時にそれぞれアドレス信号に基づいて前記複数のワード線WLを選択駆動するものであり、そのワード線ドライバには、所要の電圧が供給される。

【0006】また、前記ピット線制御回路13は、データ 10 の書き込み、消去、データの読み出しに際して、ピット 線BLに対して所要の電圧をそれぞれ選択的に供給する ピット線ドライバが設けられている。

【0007】図2(a)は、図1中のメモリセルアレイ 11のNAND型メモリセルの一例を示している。

【0008】即ち、浮遊ゲートと制御ゲートを有するN チャネルのMOSFETからなる複数個のセルトランジスタM1~M8が直列に接続され、一端側のドレインが 選択トランジスタ用のNMOSトランジスタQ1を介し てビット線BLに、他端側のソースが選択トランジスタ 用のNMOSトランジスタQ2を介して共通ソース線C Sに接続されている。

【0009】上記各トランジスタは同一のウェル基板W上に形成されており、メモリセルM1~M8の制御ゲートは行方向に連続的に配設されたワード線WL1~WL8に接続されており、選択トランジスタQ1のゲートは選択線SL1に、選択トランジスタQ2のゲートは選択線SL2に接続されている。

【0010】前記セルトランジスタM1~M8 は、それぞれ保持するデータに応じた閾値を持っている。NAND型フラッシュメモリの場合は、通常、セルトランジスタがディプレッション型(Dタイプ)になっている状態を"1"データの保持状態(消去状態)、セルトランジスタがエンハンスメント型(Eタイプ)になっている状態を"0"データの保持状態(書き込み状態)と定義している。また、"1"データが保持されているセルトランジスタの閾値を正方向にシフトさせ、"0"データを保持するようにすることを「書き込み動作」と呼び、

"0"データが保持されているセルトランジスタの閾値を負方向にシフトさせ"1"データを保持するようにすることを消去動作と呼ぶ。

【0011】図2(b)は、NANDセルのセルトランジスタの閾値電圧の分布の一例を示す。

【0012】次に、このようなNANDセルに対するデータの書き込み、消去、データの読み出しの動作の一例について説明する。

【0013】NANDセルに対するデータの書き込みは、例えばピット線BLから遠い方のセルトランジスタから順次行われる。セルトランジスタが例えばnチャネルの場合を説明すると、ピット線BLにはデータ"0"の書き込み(閾値をシフトさせる場合)/"1"の書き

込み(関値をシフトさせない場合)に応じて例えば 0 V /中間電圧 VM (書き込み電圧 VPPと接地電位との間の ほぼ中間の電圧)または電源電位 Vccが印加される。

【0014】また、選択セルトランジスタの制御ゲートには、セルの閾値をシフトさせるために必要な電界を得ることが可能な昇圧された書き込み電圧VPが印加され、この選択されたセルトランジスタよりピット線側にある非選択セルトランジスタの側御ゲートには、セルの閾値をシフトさせずにピット線BLの電圧を選択セルトランジスタに転送するために必要な中間電圧VM、選択線SL1には中間電圧VMまたは電源電位Vcc、選択線SL2には0V、ウェルWには0V、共通ソース線CSには0Vが印加される。

【0015】この結果、選択トランジスタQlからメモリセルM8までのすべてのトランジスタは導通し、ピット線BLの電圧は非選択セルトランジスタを転送されて選択セルトランジスタのドレインまで伝わる(この場合、セルトランジスタの閾値落ちは考慮しなくてよい。なぜなら、セルトランジスタの書き込み前に通常は消去が行われ、セルトランジスタの閾値落ちはない)。

【0016】従って、書き込みデータが"0"の時(ビット線BLに0Vが印加された時)には、選択セルトランジスタは、浮遊ゲートとチャネルおよびドレインとの間に高電界が加わり、浮遊ゲートに電子がトンネル注入され、閾値が正方向に移動する。また、書き込みデータが"1"の時(ビット線BLにVMまたはVccが印加された時)には、選択セルトランジスタは、浮遊ゲートとチャネルおよびドレインとの間にVPPとVMまたはVccが昇圧された電圧との差分しか印加されないので、閾値の正方向のシフトは抑圧され、閾値は変化しない。このようにビット線BLを通じてセルの閾値をシフトさせないためにチャネルに供給されるある値の電圧(VMまたはVccが昇圧された電圧)を書き込み禁止電圧と呼ぶ。

【0017】NANDセルに対するデータの消去は、NANDセル内の全てのセルトランジスタに対して同時に行われる。即ち、ビット線BLは開放(オープン)状態にされ、全てのセルトランジスタの制御ゲートに0Vが印加され、p型ウェルWおよびn型基板に対してセルデータを消去させるために必要な昇圧された消去電圧VE、選択線SLI、SL2には選択トランジスタQI、Q2のゲートが破壊しないような電圧(例えばウェルWと同電位)、共通ソース線CSはウェルWと同電位(または開放状態)が印加される。これにより全てのセルトランジスタにおいて浮遊ゲートの電子がゲート絶縁膜を介してp型ウェルに放出され、閾値が負方向に移動す

【0018】NANDセルに対するデータの読み出しは、選択セルトランジスタの制御ゲートに0Vの基準電圧、それ以外のセルトランジスタの制御ゲートおよび選択トランジスタのゲートには例えば電源電位Vcc、ウェ 50

る。

8

ルWにOV、共通ソース線CSにOVが印加される。これにより、通択セルトランジスタに電流が流れるか否かが、図示しないセンスアンプにより検出されることにより行われる。

【0019】この場合、選択メモリセル以外のすべてのトランジスタ(非選択メモリセルを含む)がオンする。 選択セルトランジスタに"0"が保持されている時にはこのメモリセルは非導通状態となりビット線の電位は変化がないが、"1"が保持されている時には導通状態となのでピット線は放電され、ピット電位が低下する。

図3は、図1中のメモリセルアレイ!!におけるビット 線BLの一部(例えば5本分)に対応する回路を取り出 して示している。

【0020】この回路において、MCはビット線BLに接続されたNAND型メモリセル、S/Aはビット線BLに接続されたセンスアンプ、Data Busは前記センスアンプS/Aに接続されたデータバスである。なお、Latch、CMout、Load、DCB、BLSHFは前記センスアンプS/Aに供給される制御信号あるいは制御電圧である。

【0021】ここで、図3の回路におけるデータを読み出す際の動作の概要を述べる。

【0022】まず、各ビット線BLを電源電位に充電し、かつ、特定のワード線WLi(i=1、2、…8)を選択し、この特定のワード線に接続されている複数のセルトランジスタM1~M8の各データに応じて各ピット線BLが放電されるか否かを各センスアンプS/Aによりセンス増幅する。

【0023】図19は、図3中のセンスアンプS/Aの 1個分を取り出して従来例を示している。

【0024】図19に示したセンスアンプは、不揮発性メモリセルの情報の読み出し時にピット線を充電しながらセル電流で放電してセンスする方式であり、読み出し時にトランジスタM1による定電流が常に流れるので、セルに記憶されているデータパターンによっては接地電位の浮きが生じる。

【0025】特に、全てのセルが消去状態にある時には全てのビット線BLに大きなセル電流が流れ込む結果、NANDセルのソース側一端の拡散層などを用いた共通ソース線CSの抵抗成分の電圧降下によりソース側電位(例えば接地電位)が浮き易くなり、セル電流は減少する。さらに、この接地電位の浮きによるパックバイアス効果も加わり、セルの見かけ上の閾値が高くなる。

【0026】また、高速な書込み/読み出しを行うためにページ書込み方式(同一行線に接続されている複数のメモリセルのそれぞれに同時にページ単位で複数の列線から書込みデータを書込む方式)やページ読み出し方式(同一行線に接続されている複数のメモリセルからそれぞれの記憶データを同時にページ単位で複数の列線に読み出してセンス増幅する方式)を採用したEEPROMにおいては、ページ書込みを行う際の書き込みペリファ

イ動作に際して前記共通ソース線CSの電位の浮きが発生する。このような共通ソース線CSの電位の浮きが発生すると、複数のメモリセルの一部に書込み速度の速いメモリセルが存在した場合に書込み後のベリファイ動作時に複数のメモリセルの共通ソース線の電位が浮き上がり、書込み不良が発生するという問題が発生する。

#### [0027]

【発明が解決しようとする課題】図20は、上記したような図19に示したセンスアンプS/Aの問題を改善するために、本願発明者等が先に提案した特願平9-27748号に係るセンスアンプS/Aの一例を示している

【0028】このセンスアンプS/Aは、複数のメモリセルの一部に書込み速度の速いメモリセルが存在した場合でも、書込み後のベリファイ動作時に複数のメモリセルの共通ソース線の電位の浮き上がりを抑制でき、書込み不良の発生を防止することが可能になる。

【0029】即ち、図20に示すセンスアンプは、例えば図1を参照して前述したように、複数個の不揮発性メモリセルがマトリクス状に配置されたメモリセルアレイ 11からメモリセルの情報を検知する際に、電流源からビット線BLを充電する電流と選択セルに流れる放電電流の大小関係で決まるビット線電位センスノードの電位をセンスアンプS/Aにより検知する方式(セルの情報の読み出し時にビット線を充電しながらセル電流で放電してセンスするいわゆる電流垂れ流し方式)、複数のビット線BLに接続されている複数のメモリセルからそれぞれの記憶データを同時に読み出して検知する読み出し方式およびメモリセルに対する書込み後のベリファイモードを有するNAND型EEPROMにおける各ビット 30 線BLに対応して設けられている。

【0030】このセンスアンプは、図19に示したセンスアンプと比較して、ビット線充電のための電流源用のPMOSトランジスタM1とビット線電位センスノードN3との間にビット線負荷電流制御用のNMOSトランジスタM7を挿入した点が異なる。

【0031】即ち、図20に示すセンスアンプは、ビット線充電制御信号CMoutに基づいてビット線BLを所定期間に充電するための定電流源用のPチャネルトランジスタM1と、前記ビット線BLに直列に挿入され、ゲー40トに制御電圧BLSHFが与えられるビット線クランプ用のNチャネルトランジスタM5と、前記PチャネルトランジスタM5との間のビット線電位センスノードN3に読み出されたメモリセルデータをラッチするラッチ回路LTと、前記ピット線電位センスノードN3の電荷をディスチャージ制御信号DCBに基づいて所定期間に放電するためのリセット回路用のNチャネルトランジスタM2と、前記ラッチ回路LTの相補的な一対のノードのうちの第1のラッチノードN1と接地ノードとの間に接続され、ゲートが前記ビット線50

10

電位センスノードN3に接続されたピット線電位センス 用のNMOSトランジスタM3と、前記ラッチ回路して の第1のラッチノードN1と接地ノードとの間で前記N MOSトランジスタM3に直列に接続され、ゲートに所 定期間印加される制御信号Latch によりオン状態に制御 される (ラッチ回路の強制反転を制御する) センスタイ ミング決定用のNMOSトランジスタM4と、前記ピッ ト線電位センスノードN3と前記ラッチ回路LTの相補 的な一対のノードのうちの第2のラッチノードN2との 間に挿入され、通常読み出し時およびペリファイ読み出 し時は接地電位である制御信号Loadによりゲート駆動さ れ、前記メモリセルの読み出し時にはオフ状態に制御さ れ、前記メモリセルの書き込み時にはオン状態に制御さ れるセンスアンプリセット用およびセンスアンプデータ 転送用のNMOSトランジスタM6と、前記ラッチ回路 LTのデータによって前記ピット線電位センスノードN 3に対する充電経路をスイッチ制御するスイッチ回路M 7とを具備する。

【0032】前記スイッチ回路M7の一例は、前記定電流源用のPチャネルトランジスタM1と前記ビット線電位センスノードN3との間に挿入され、ゲートが前記ラッチ回路LTの第2のラッチノードN2(リセット状態で"L"/強制反転された状態で"H"レベルになるノード)に接続されたPチャネルトランジスタからなり、第2のラッチノードN2のデータによって導通状態あるいは遮断状態になる。即ち、前記ラッチ回路LTのリセット状態時にはオン状態に制御され、前記ラッチ回路LTの強制反転状態時にはオフ状態に制御される。

【0033】なお、前記定電流源用のPチャネルトランジスタM1は、前記リセット回路による放電期間の終了後に前記ピット線BLを充電するように制御される。また、ピット線BLの充電電位は電源電位Vccに限らない。

【0034】前記ラッチ回路LTは、第1のCMOSインパータ回路IV1および第2のCMOSインパータ回路IV2の互いの入カノードと出力ノードが交差接続された(逆並列接続された)フリップフロップ回路(ラッチ回路)からなる。

【0035】この場合、第1のCMOSインバータ回路 IV1の入力ノード(第1のラッチノードN1)は、強制反転制御用のNMOSトランジスタM4に接続されており、強制反転入力ノードである。また、第2のCMO Sインバータ回路 IV2の入力ノード(第2のラッチノードN2)は前記センスアンプリセット用のNMOSトランジスタM6に接続されるとともに前記データバスDa ta Busが接続されており、リセットノードである。

【0036】次に、図20のセンスアンプの通常の読み出し時、消去時、書き込み時の動作を説明する。

【0037】EEPROMの通常の読み出し時には、図 21に示すように、まず、トランジスタM2を所定期間 オンさせ、トランジスタM5をオンさせた状態でノードN3を放電させる。同時に、トランジスタM6を所定期間オンさせ、ラッチ回路LTをリセットし、ノードN2を"L"、ノードN1を"H"にする。このリセット後、電流源用トランジスタM1をオンさせることによりピット線BLを充電し、ピット線BLに定電流を流したまま、セルトランジスタの閾値状態によって生じるセル電流Icellでピット線BLを放電させ、所定時間後にトランジスタM4を所定期間オンさせる。

【0038】この場合、ビット線BLにNANDセルから"1"データが読み出された時には、セル電流 I cellが流れるのでピット線電位が低下し、トランジスタM3はオフであり、ノードN1はセンスアンプのリセット状態の"H"のままとなる。

【0039】逆に、ビット線BLにNANDセルから "0"データが読み出された時には、セル電流 I cellは 流れないのでピット線電位は"H"に保たれ、トランジスタM3がオンになり、ラッチ回路LTの記憶データを強制反転させ、ノードN1は"L"、ノードN2は

"H"になる。従って、"0"データをセンスした直後  $^{20}$  にトランジスタM  $^{7}$ がオフして充電が停止する。

【0040】EEPROMの消去時には、センスアンプは消去ベリファイ読み出し動作に使用される。この時、センスアンプは前記通常の読み出し時と同じ順序で動作し、セルが消去されていれば("1"データの場合)、ノードN1は"H"、ノードN2は"L"となる。逆に、セルが消去できていなければ("0"データの場合)、ノードN1は"L"、ノードN2は"H"となる。このデータをもとに、選択カラムに対応する全てのセンスアンプのノードN2が1つでも"H"となると消去不完全であるので、再度消去に入るための信号を出し再度消去する。

【0041】EEPROMの書き込み時には、書き込み /非書き込みのデータを入力することにより、データバスData Busからラッチ回路LTのノードN2にデータが 入力される。もし、"0"データ入力(書き込みたい場合)であればノードN2には"L"、"1"データ入力 (書き込みたくない場合)であればノードN2には "H"が入る。

【0042】トランジスタM6がオン状態に制御されると、上記ノードN2のデータがトランジスタM6を通じてビット線BLに転送される。書き込み時にはピット線BLに"L"データが印加された場合には書き込まれるが、"H"データが印加された場合には選択NANDセル内のチャネルは中間電位にブートされているので書き込みがされない。

【0043】この際、書き込みたくないセルの充電経路 書き込みへのトランジスタM7はラッチ回路LTのノードN2の 書き込み総 "H"レベルによりオフし、ピット線BLには電流が流 き込みになれない。これに対して、書き込みたいセルの充電経路の 50 が大きい。

12

トランジスタM7はラッチ回路のノードN2の"L"レベルによりオンし、ピット線BLには定電流が流れ込むことになる。

【0044】また、書き込みたくないセルを充電しないことによる影響は、ビット線電位センスノードN3が "L"になったままであり、センス入力用トランジスタM3はオフし、ラッチデータを壊さないので問題はない

【0045】書き込みペリファイ読み出し時には、ラッチ回路LTのリセット動作を行なわず、書き込みデータをセンスアンプに残したまま読み出しを行なう。この読み出し動作は、リセット動作がないこと以外は上記動作と同じである。

【0046】この際、書き込みたくないセルおよび書き込まれたセルに対応するラッチ回路LTのノードN2は "H"になり、書き込みが完了していないセルに対応するラッチ回路LTのノードN2は "L"となる。従って、ノードN2のデータをそのまま用いて再度書き込み動作を行なうことにより、書き込み未完了のセルのみを書き込むことができる。

【0047】また、この際、書き込みたくないセルおよび書き込まれたセルに対応するラッチ回路LTではノードN2の"H"レベルにより上記セルの充電経路のトランジスタM7はオフし、ビット線BLには電流が流れない。これに対して、書き込みが完了していないセルに対応するラッチ回路LTではノードN2の"L"レベルにより上記セルの充電経路のトランジスタM7はオンし、ビット線BLには定電流が流れ込むことになる。

【0048】つまり、未書き込み状態と判定されて追加書き込みの対象とされるセルに対応するピット線BLにのみ充電するので、余計な消費電流は抑えられ、かつ、同時に選択された複数のメモリセルのソース側一端が共通に接続されている共通ソース線CSの接地電位の浮きは最小限になる。

【0049】上記したように充電電流をラッチ回路LTのノードN2のデータに応じてスイッチさせることにより、書き込みペリファイ読み出し時に書き込みたくないセルおよび書き込み完了の2つに該当するセルのVccノードとVssノードとの間の貫通電流を遮断し、不必要な電流を流すことなくペリファイをすることができる。

【0050】この際、共通ソース線CSの接地電位の浮きを抑え、それに伴うパックパイアス効果によるセルトランジスタの閾値電圧の上昇、セル電流低下によるセルトランジスタの見かけ上の閾値変動を防止すると同時に、通常の読み出しに比べて接地電位の浮きの効果がない分だけセル電流の低下が抑えられるので、より厳しい書き込みベリファイ動作となる。特に、追加書き込みで書き込み終了のセルの貫通電流を遮断するので、追加書き込みになったセルの書き込みベリファイに対して効果が大きい。

【0051】ところで、半導体記憶装置の開発時におけ る信頼性向上のためのテスト(書き込み/消去ストレス 試験、読み出しストレス試験など)でデパイスの真の性 能を測定する場合には、真性な不良の全くない良品を必 要とした。

【0052】なぜならば、基本的に読み書き消去ができ ないいわゆる真性な不良セルと信頼性試験による不良セ ルとは、不良のメカニズムが根本的に相違し、信頼性試 験においてはこれらの不良を分離する必要があるからで ある。

【0053】従って、もし、何らかの影響で歩留まりが 低下すると、これらの不良ピットの影響が測定結果に混 在し、信頼性試験による不良セルを正確に評価できなく なる。

【0054】また、前述した従来例の電流垂れ流し方式 による読み出し方式を採用した半導体記憶装置において は、同時に選択される複数カラムのセルの各ソース線が 共通に接続されている場合には、複数カラムのセルの質 通電流によって共通ソース線が浮き上がるので、あるカ ラムの選択された1個のセルの貫通電流によるソース線 電位の浮きが当該セルの閾値電圧に及ぼす変動を他の力 ラムのセルの貫通電流によるソース線電位の浮きを除去 した状態で測定することが不可能である。

【0055】さらに、従来の半導体記憶装置において は、各セルの閾値電圧の分布を測定する場合には、通 常、閾値電圧の各測定点における"1"読み出し

("H"レベル出力)の累積ビット数をテスターで検知 した後、隣り合う2つの閾値電圧測定点における累積ビ ット数の差分を演算処理する必要がある。もし、ある閾 値電圧に対するピットマップを知りたい場合には、2つ の累積ビットマップを取得してビットマップの差分を演 算処理する必要があり、この処理は簡単にできるもので はない。

【0056】上記したように従来の半導体記憶装置は、 開発時における信頼性向上のためのテストで信頼性上の 不良ビットを知りたい場合に読み書き消去ができないよ うな真性の不良ピットの影響が測定結果に混在し、信頼 性上の不良と真性の不良とを分離できないという問題が あった。

【0057】本発明は上記問題点を解決すべくなされた もので、開発時における信頼性向上のためのテストで信 頼性上の不良ビットを知りたい場合に真性の不良ビット の影響を除外して評価できるようになり、この真性の不 良ピットの影響をリダンダンシー置き換え前でも除去し たテストが可能になり、また、選択された1個のセルの 貫通電流によるソース線電位の浮きに起因する閾値電圧 の変動量の測定を他のカラムのセルの貫通電流によるソ ース線電位の浮きが生じない状態で測定でき、さらに は、隣接ビット線間の電流リーク、各セルの閾値電圧お よびその分布も容易に測定し得る半導体記憶装置を提供 50 :4

することを目的とする。

[0058]

【課題を解決するための手段】第1の発明の半導体記憶 装置は、互いに交差する複数のワード線および複数のピ ット線と、前記ワード線とピット線の各交差部に対応し てメモリセルが複数個マトリクス状に配置されてなるメ モリセルアレイと、前記各ピット線に対応して設けら れ、選択されたメモリセルから各ピット線のピット線電 位センスノードに読み出されたセルデータを検知し、か つ、外部から転送されたデータをラッチするためのセン ス・ラッチ回路とを具備し、読み出しテストに際して、 前記センス・ラッチ回路でラッチしたデータに基づいて 読み出したいカラムのビット線を選択的に充電してメモ リセルのセルデータを読み出し、ピット線電位を検知す る読み出しテストモードを有することを特徴とする。

【0059】第2の発明の半導体記憶装置は、互いに交 差する複数のワード線および複数のピット線と、前記ワ ード線とピット線の各交差部に対応してメモリセルが複 数個マトリクス状に配置されてなるメモリセルアレイ と、前記各ピット線に対応して設けられ、選択されたメ モリセルから各ピット線のビット線電位センスノードに 読み出されたセルデータを検知するためのセンスアンプ とを具備し、前記センスアンプは、前記対応するピット 線のビット線電位センスノードと電源との間に接続され た電流源用トランジスタと、前記ピット線電位センスノ ードに読み出されたデータあるいはデータバスから与え られるデータをラッチするためのラッチ回路と、前記ラ ッチ回路の相補的な一対のノードのうちの第1のノード と接地ノードとの間に接続され、ゲートが前記ビット線 電位センスノードに接続されたビット線電位センス用ト ランジスタと、前記ラッチ回路の前記第1のノードと接 地ノードとの間で前記ピット線電位センス用トランジス 夕に直列に接続され、ゲートに所定期間印加される信号 によりオン状態に制御されるセンスタイミング決定用ト ランジスタと、前記ラッチ回路の第2のノードと対応す るピット線電位センスノードとの間に接続されたセンス アンプデータ転送用トランジスタと、前記ラッチ回路の ラッチデータによって対応するピット線の充電経路をス イッチングするために挿入されたスイッチ回路とを具備 し、読み出しテストに際して、前記センスアンプデータ 転送用トランジスタをオフ状態にしたまま、予めラッチ 回路でラッチしたラッチデータに基づいて読み出したい カラムのピット線を選択的に充電するように前記電流源 用トランジスタおよびスイッチ回路を制御し、ビット線 に充電電流を流した状態でピット線の充電電流とセル電 流による放電電流の大小関係で決まるビット線電位を検 知する読み出し方式によりセンス動作を行う読み出しテ ストモードを有することを特徴とする。

【0060】第3の発明の半導体記憶装置は、互いに交 差する複数のワード線および複数のピット線と、前記ワ

ード線とピット線の各交差部に対応してメモリセルが複 数個マトリクス状に配置されてなるメモリセルアレイ と、前記各ピット線に対応して設けられ、選択されたメ モリセルからピット線電位センスノードに読み出された セルデータを検知するためのセンスアンプとを具備し、 前記センスアンプは、前記ビット線電位センスノードに 読み出されたデータあるいはデータパスから与えられる データをラッチするためのラッチ回路と、前記ラッチ回 路の相補的な一対のノードのうちの第1のノードと接地 ノードとの間に接続され、ゲートが前記ピット線電位セ ンスノードに接続されたピット線電位センス用トランジ スタと、前記ラッチ回路の前記第1のノードと接地ノー ドとの間で前記ピット線電位センス用トランジスタに直 列に接続され、ゲートに所定期間印加される信号により オン状態に制御されるセンスタイミング決定用トランジ スタと、前記ラッチ回路の第2のノードと対応するビッ ト線電位センスノードとの間に接続されたセンスアンプ データ転送用トランジスタとを具備し、読み出しテスト に際して、予めラッチ回路でラッチしたラッチデータに 基づいて読み出したいカラムのビット線を選択的に所定 期間プリチャージした後、前記センスアンプデータ転送 用トランジスタをオフ状態にしたままフローティング状 態としたビット線からのセル電流による放電電流で決ま るビット線電位を検知する読み出し方式によりセンス動 作を行う読み出しテストモードを有することを特徴とす

【0061】第4の発明の半導体記憶装置は、互いに交 差する複数のワード線および複数のビット線と、前記ワ ード線とビット線の各交差部に対応してメモリセルが複 数個マトリクス状に配置されてなるメモリセルアレイ と、前記各ピット線に対応して設けられ、選択されたメ モリセルからビット線電位センスノードに読み出された セルデータを検知するためのセンスアンプと、前記各ビ ット線に対応して設けられ、対応するビット線をプリチ ャージするためのプリチャージ電源転送用トランジスタ とを具備し、前記センスアンプは、前記ビット線電位セ ンスノードと接地ノードとの間に接続されたビット線電 位リセット用トランジスタと、前記ビット線電位センス ノードに読み出されたデータあるいはデータバスから与 えられるデータをラッチするためのラッチ回路と、前記 ラッチ回路の相補的な一対のノードのうちの第1のノー ドと接地ノードとの間に接続され、ゲートが前記ビット 線電位センスノードに接続されたピット線電位センス用 トランジスタと、前記ラッチ回路の前記第1のノードと 接地ノードとの間で前記ピット線電位センス用トランジ スタに直列に接続され、ゲートに所定期間印加される信 号によりオン状態に制御されるセンスタイミング決定用 トランジスタと、前記ラッチ回路の第2のノードと対応 するビット線電位センスノードとの間に接続されたセン スアンプデータ転送用トランジスタと、前記プリチャー 50 16

ジ電源転送用トランジスタに直列に接続され、前記ラッチ回路のラッチデータによって対応するピット線の充電 経路をスイッチングするためのスイッチ回路とを具備 し、読み出しテストに際して、前記リセット用トランジスタによりビット線電位センスノードを所定期間リセットルと後に前記センスアンプデータ転送用トランジスタをオフ状態にしたまま、予めデータをラッチ回路でラッチデータに基づいて読み出したいカラムのビット線を選択的に所定期間プリチャージするように引記 アリチャージ電源転送用トランジスタおよびスイッチの とり からのセル電流による放電電流で決まるビット線電位を検知する読み出し方式によりセンス動作を行う読み出しテストモードを有することを特徴とする。

【0062】第5の発明の半導体記憶装置は、互いに交 差する複数のワード線および複数のビット線と、前記ワ ード線とピット線の各交差部に対応してメモリセルが複 数個マトリクス状に配置されてなるメモリセルアレイ と、前記各ピット線に対応して設けられ、選択されたメ モリセルからビット線電位センスノードに読み出された セルデータを検知するためのセンスアンプとを具備し、 前記センスアンプは、前記ピット線電位センスノードに 読み出されたデータあるいはデータバスから与えられる データをラッチするためのラッチ回路と、前記ラッチ回 路の相補的な一対のノードのうちの第1のノードと接地 ノードとの間に接続され、ゲートが前記ビット線電位セ ンスノードに接続されたビット線電位センス用トランジ スタと、前記ラッチ回路の前記第1のノードと接地ノー ドとの間で前記ピット線電位センス用トランジスタに直 列に接続され、ゲートに所定期間印加される信号により オン状態に制御される第1のセンスタイミング決定用ト ランジスタと、前記ラッチ回路の前記第2のノードと接 地ノードとの間で前記ビット線電位センス用トランジス 夕に直列に接続され、ゲートに所定期間印加される信号 によりオン状態に制御される第2のセンスタイミング決 定用トランジスタと、前記ラッチ回路の第2のノードと 対応するビット線電位センスノードとの間に接続された センスアンプデータ転送用トランジスタとを具備し、読 み出しテストに際して、予めラッチ回路でラッチしたラ ッチデータに基づいて読み出したいカラムのビット線を 選択的に所定期間プリチャージした後、前記センスアン プデータ転送用トランジスタをオフ状態にしたままフロ ーティング状態としたビット線からのセル電流による放 電電流で決まるピット線電位を検知する読み出し方式に よりセンス動作を行い、前記第2のセンスタイミング決 定用トランジスタを用いてセンスする読み出しテストモ ードを有することを特徴とする。

[0063]

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。

【0064】図4は、本発明の半導体記憶装置の第1の 実施の形態に係るNAND型EEPROMに適用される センスアンプの一例を示している。

【0065】図4に示すセンスアンプは、例えば図1乃至図3を参照して前述したように、複数個の不揮発性メモリセルがマトリクス状に配置されたメモリセルアレイ11からメモリセルの情報を検知する際に、電流源からピット線BLを充電する電流と選択セルに流れる放電電流の大小関係で決まるピット線電位センスノードの電位をセンスアンプS/Aにより検知する、いわゆる電流垂れ流し方式の読み出し方式を有するNAND型EEPROMにおける各ピット線BLに対応して設けられている

【0066】なお、このNAND型EEPROMは、従来の説明で述べたように複数のピット線BLに接続されている複数のメモリセルからそれぞれの記憶データを同時に読み出して検知するページ読み出し方式を有する場合を想定しているが、このことは本発明を限定するものではない。

【0067】図4のセンスアンプは、図20を参照して <sup>20</sup> 前述したセンスアンプと構成は同じである。

【0068】即ち、M1はビット線充電制御信号CMoutに基づいてビット線BLを所定期間に充電するための定電流源用のPチャネルトランジスタである。

【0069】M5は前記ピット線BLに直列に挿入され、ゲートに制御電圧BLSHF が与えられるビット線クランプ用のNチャネルトランジスタである。

【0070】 L T は前記 P チャネルトランジスタM1 と N チャネルトランジスタM5 との間のビット線電位センスノード M5 30 するラッチ回路である。

【0071】M2は前記ビット線電位センスノードN3の電荷をディスチャージ制御信号DCBに基づいて所定期間に放電するためのリセット回路用のNチャネルトランジスタである。

【0072】M3は前記ラッチ回路LTの相補的な一対のノードのうちの第1のラッチノードN1と接地ノードとの間に接続され、ゲートが前記ピット線電位センスノードN3に接続されたピット線電位センス用のNMOSトランジスタである。

【0073】M4は前記ラッチ回路しての第1のラッチノードN1と接地ノードとの間で前記NMOSトランジスタM3に直列に接続され、ゲートに所定期間印加される制御信号Latchによりオン状態に制御される(ラッチ回路の強制反転を制御する)センスタイミング決定用のNMOSトランジスタである。

【0074】M6は前記ビット線電位センスノードN3と前記ラッチ回路LTの相補的な一対のノードのうちの第2のラッチノードN2との間に挿入され、通常読み出し時およびベリファイ読み出し時は接地電位である制御 50

18

信号Loadによりゲート駆動され、前記メモリセルの読み 出し時および前記ピット線電位センスノードN3のリセットを行う場合にはこの時もオフ状態に制御され、前記 メモリセルの書き込み時にはオン状態に制御されるセン スアンプリセット用およびセンスアンプデータ転送用の NMOSトランジスタである。

【0075】M7は前記ラッチ回路LTのデータによって前記ピット線電位センスノードN3に対する充電経路をスイッチ制御するスイッチ回路であり、前記ラッチ回路LTのリセット状態にはオン状態に制御され、前記ラッチ回路LTの強制反転状態にはオフ状態に制御されるように構成されている。

【0076】このスイッチ回路M7の一例は、前記定電流用のPチャネルトランジスタM1と前記ピット線電位センスノードN3との間に挿入され、ゲートが前記ラッチ回路LTの第2のラッチノードN2(リセット状態で"L"/強制反転された状態で"H"レベルになるノード)に接続され、第2のラッチノードN2のデータによって導通状態あるいは遮断状態になるPチャネルトランジスタからなる。

【0077】なお、前記定電流源用のPチャネルトランジスタM1は、通常、前記リセット回路による放電期間の終了後に前記ピット線BLを充電するように制御される。また、ピット線BLの充電電位は電源電位Vccに限らない。

【0078】前記ラッチ回路LTは、第1のCMOSインパータ回路IV1および第2のCMOSインパータ回路IV2の互いの入力ノードと出力ノードが交差接続された(逆並列接続された)フリップフロップ回路(ラッチ回路)からなる。上記第1のCMOSインパータ回路IV1の入力ノード(第1のラッチノードN1)は、センスタイミング決定用のNMOSトランジスタM4に接続されており、強制反転入力ノードである。また、前記第2のCMOSインパータ回路IV2の入力ノード(第2のラッチノードN2)は前記センスアンプリセット用のNMOSトランジスタM6に接続されるとともに前記データバスData Busが接続されており、リセットノードである。

【0079】<第1実施例>第1実施例のNAND型E EPROMにおいては、

(1) 通常の読み出し時には、図21を参照して前述した動作と同様にセンスアンプをリセットした後に読み出しを行う。

【0080】(2)信頼性試験等の読み出しに際して説み出しテストコマンドを受けて読み出しテストモードに入った後に読み出し動作を行う時(読み出しテスト時)におけるセンスアンプの制御方法および動作が、センスアンプの通常読み出し時におけるセンスアンプの制御方法および動作と比べて異なる。具体的には、NMOSトランジスタM6の制御方法および動作が異なり、その他

は同じである。

【0081】即ち、第1実施例においては、読み出しテスト時の読み出しに際して、センスアンプをリセットすることなく、センスアンプのラッチデータに応じてピット線の充電の有無を決めるように読み出し時のシーケンスを制御することにより、ピット線群のうちで読み出したいセルに接続されているピット線のみを充電する。

【0082】上記したセンスアンプのラッチデータは、 通常の書き込みモードで使用されるシリアルデータ入力 機能を利用して、所望のデータ(読み出したいカラム/ 10 読み出したくないカラムに応じて異なるデータ)を予め 書き込んでおくものとする。この場合、読み出したいカ ラムに対応するセンスアンプには、ノードN2が"L" レベル(トランジスタM7がオン)になるようにデータ を入力し、読み出したくないカラムに対応するセンスア ンプには、ノードN2が"H"レベル(トランジスタM 7がオフ)になるようにデータを入力しておく。

【0083】図5(a)、(b)は、図4のセンスアンプの読み出しテスト時に"H"データ、"L"データをラッチさせた後の読み出しシーケンスの一例を示すタイミング波形図である。

【0084】読み出しテスト時における動作は、図21 を参照して前述した通常読み出し時の動作と比べて、ト ランジスタM6の動作が異なる。

【0085】即ち、前記したようにセンスアンプにデータをラッチさせた後に読み出し動作を開始する際、まず、トランジスタM2を所定期間オンさせ、同時にトランジスタM5をオンさせた状態でビット線センスノードN3を放電させるが、トランジスタM6はオンさせない(ラッチ回路LTをリセットしない)。

【0086】これにより、センスアンプのラッチデータ に応じてピット線の充電の有無を決めることが可能にな る。つまり、図5(b)に示すようにノードN2が

"L"レベルになるようにデータが入力されたセンスアンプのみトランジスタM7がオン状態になるが、図5(a)に示すようにノードN2が"H"レベルになるようにデータが入力されたセンスアンプのトランジスタM7はオフ状態になる。

【0087】従って、この後、電流源用トランジスタM 1をオンさせることにより、上記オン状態のトランジスタM 7に接続されているピット線(ピット線群のうちで読み出したいセルに接続されているピット線のみ)を選択的に充電することが可能になる。

【0088】このように読み出したいセルに接続されているビット線BLのみをトランジスタM1による定電流で充電し、上記定電流を流したまま、セルトランジスタの閾値状態によって生じるセル電流Icellでビット線BLを放電させ、所定時間後にトランジスタM4を所定期間オンさせると、読み出したいカラムに対応するセンスアンプでは、図5(b)に示すようにセルデータを読み50

20

出すことが可能になる。

【0089】これに対して、読み出したくないカラムに対応するセンスアンプでは、図5(a)に示すようにピット線センスノードN3が "L" レベルのままであり、ノードN1が "L" レベル、ノードN2が "H" レベルのままである。

【0090】従って、センスアンプに競み出したデータを、競み出しテストモードに入る前に書き込んだ入力データと比較することにより、競み出しテストを実施できることになる。

【0091】なお、この読み出しテスト時における動作では、トランジスタM2、M5を所定期間オンさせてピット線センスノードN3を放電させることを省略してもよい。即ち、ここでは電流垂れ流し方式のセンスアンプを用いているので、仮にビット線センスノードN3が

"H"レベルであっても、定電流源からのビット線充電経路がトランジスタM7で遮断されていれば、このピット線を読み出したくないカラムとすることができる。ただし、ビット線センスノードN3からビット線への放電の影響を排除する観点から、上述したようなビット線センスノードN3のリセットを行うことが望ましい。

【0092】第1実施例においては、予めダイソートテストなどで判明している真性の不良ビットが存在するカラムを読み出したくないカラムとすることにより、真性の不良ビットの影響を除去した状態で読み出したデータを読み出しテストモードに入る前にラッチした入力データと比較することにより、真性の不良ビットを除去した状態で読み出しテストを実施できることになる。

【0093】また、予めダイソートテストなどで判明している真性の不良ビットが存在するカラムを読み出したくないカラムとすることにより、あたかも上記真性の不良ビットが存在するカラムを冗長カラムに置換した後の完全良品のような状態でのテストも可能となる。

【0094】また、1カラムを測定対象とし、他のカラムを読み出したくないカラムとする読み出しテストを実施すれば、選択されたカラムの1個のセルの貫通電流によるソース線電位の浮きが当該セルの閾値電圧に及ぼす変動の測定(他のカラムのセルの貫通電流によるソース線電位の浮きを除去した状態での測定)が可能になる。

即ち、第1実施例のNAND型EEPROMによれば、前記したような読み出しテスト機能を有するので、 開発時における信頼性向上のためのテストでデバイスの 真の性能を測定する場合に真性の不良ピットの影響を除 外して正確に評価できるようになり、リダンダンシー

(冗長救済)前のテストも可能になり、選択されたカラムの1個のセルの貫通電流によるソース線電位の浮きが 当該セルの閾値電圧に及ぼす変動の測定が可能になる。

【0095】〈第2実施例〉第2実施例のNAND型E EPROMにおいては、図6に示すように、NANDセルの全てのセルの各ワード線にそれぞれ例えば0Vを与 えて非選択状態に設定する全非選択動作モードを有する 点と、読み出しテスト時におけるセンスアンプの制御方 法および動作が第1実施例に準じて行われる点が異な り、その他は同じである。

【0096】即ち、第2実施例においては、読み出しテストモードに入る前にセンスアンプにデータを書き込む際に、読み出したいカラムと読み出したくないカラムとが交互に隣り合うように、セルアレイの行方向におけるセンスアンプ列に"1"データと"0"データとが交互に繰り返す(チェッカーパターン)データをラッチさせておく。

【0097】そして、図6に示すような全非選択動作モードの回路状態に設定して読み出しテストモードに入ると、充電されたビット線と充電されないビット線とが1本おきに存在するので、隣接ビット線間の電流リークがあれば、前記充電されたビット線の電位が低下することから、隣接ビット線間の電流リークの有無を容易に測定することが可能になる。

【0098】〈第3実施例〉第3実施例のNAND型E EPROMにおいては、図7に示すように、NANDセルのうちの所望の1個のセルのワード線に、任意のレベルの閾値テスト電圧VWLを例えばチップ外部から印加するとともに、前記NANDセルのうちの残りのセルの各ワード線にはセルをオン状態に設定するための電圧(例えば4.5V)を印加する閾値テストモードを有す

(例えば4.5V)を印加する閾値テストモードを有する点と、読み出しテスト時におけるセンスアンプの制御方法および動作が第1実施例に準じて行われる点が異なり、その他は同じである。

【0099】即ち、第3実施例においては、セルの閾値電圧の分布を測定する場合に、まず、全てのカラムを読み出したい状態、具体的にはセンスアンプのノードN2が"L"、ノードN1が"H"になるように入力データを設定し、図7に示すような閾値テストモードの回路状態で任意の選択行のセルに対する閾値テスト電圧VWLをある測定点(正の電圧)に設定して読み出しテストモードに入り、"1"読み出し("L"レベル出力)のビット数をテスターで検知すると、選択行において上記閾値テスト電圧VWLの測定点より低い閾値電圧を有するセルが接続されているカラムを検知することができる。この操作を全ての選択行について繰り返し行うことにより、上記閾値テスト電圧VWLの測定点より低い閾値電圧を有するセルのビットマップが得られる。

【0100】次に、任意の選択行のセルに対する閾値テスト電圧VWLをある測定点より1ステップ上位の測定点に設定して読み出しテストモードに入る。この際、既に入手しているピットマップデータを入力データに利用して既に測定した閾値テスト電圧より閾値電圧の低いセルが属するカラムを読み出したくないカラムとした状態(除外した状態)で、目的のピット数をテスターで検知することが可能になる。この操作を全ての選択行につい50

22

て繰り返し行うことにより、上記閾値テスト電圧VWL の測定点毎にそれより低い閾値電圧を有するセルのピッ トマップが得られる。

【0101】即ち、第3実施例においては、セルの閾値 電圧の分布を測定する場合に、閾値電圧の測定点毎に

"1" 読み出しのピット数を検知するものとし、この際、過去に測定した測定点より低い閾値電圧のセルが属するカラムを読み出したくないカラムとすることにより、新たに測定しようとする閾値電圧の測定点のセルのみを容易に測定することが可能になる。

【0102】従って、従来のように閾値電圧の各測定点における"1" 読み出しの累積ビット数を検知した後に隣り合う2つの閾値電圧測定点における累積ビット数の差分を演算処理する必要がなくなり、演算処理のためにビットマップを記憶しておくためのメモリなどのハードウエアの規模や演算処理のためのソフトウエアの負担が小さくて済む。

【0103】さらに、第3実施例において、セルの閾値電圧の分布を測定する際、閾値テスト電圧VWLより高い閾値電圧を有するセルのビットマップを求め、且つ、測定点を順次1ステップ下位の測定点に設定して測定点毎にそれより高い閾値電圧を有するセルのビットマップを得る操作を繰り返してもよい。この場合、過去に関定した測定点より高い閾値電圧を有するセルに対応するセンスアンプのみビット線センスノードN3をセンスアンプのみビット線センスノードN3をセンスアンプのみビット線センスノードN3をセンスアンプのみビット線センスノードN3をセンスアンプのみビット線センスノードN3をセンスアンプを販に入力データを入力することなく、センスアンプに強制反転されているので、各測定点での測定の都度、新たに入力データを入力することなく、センスアンプを取得するで、サータをそのまま利用して既に測定した閾値でスト電圧より閾値電圧の高いセルが属するカラムを読み出したくないカラムとした状態で、ビットマップを取得することが可能となる。

【0104】図8は、本発明の半導体記憶装置の第2の 実施の形態に係るNAND型EEPROMに適用される センスアンプの一例を示している。

【0105】図8に示すセンスアンプは、複数個の不揮発性メモリセルがマトリクス状に配置されたメモリセルアレイからメモリセルの情報を検知する際に、電流源からビット線BLを充電した後にビット線BLの充電を停止した状態(ビット線BLをフローティングにした状態)でセル電流の放電により決まるビット線電位センスノードの電位をセンスアンプにより検知する、いわゆるフリーランニング方式の読み出し方式を有するNAND型EEPROMにおける各ビット線BLに対応して設けられている。

【0106】なお、このNAND型EEPROMは、従来の説明で述べたように複数のピット線BLに接続されている複数のメモリセルからそれぞれの記憶データを同時に読み出して検知するページ読み出し方式を有する場合を想定しているが、このことは本発明を限定するもの

ではない。

【0107】図8のセンスアンプにおいて、M5は前記 ピット線BLとピット線電位センスノードN3との間に 挿入され、ゲートに制御電圧BLSHF1が与えられるNチャ ネルトランジスタである。

【0108】LTは前記NチャネルトランジスタM5の 一端側のビット線電位センスノードN3に読み出された メモリセルデータをラッチするラッチ回路である。

【0109】M2は前記ピット線電位センスノードN3 の電荷をリセット制御信号Reset に基づいて所定期間に 放電するためのリセット回路用のNチャネルトランジス タである。

【0110】M3は前記ラッチ回路LTの相補的な一対 のノードのうちの第1のラッチノードN1と接地ノード との間に接続され、ゲートが前記ピット線電位センスノ ードN3に接続されたビット線電位センス用のNMOS トランジスタである。

【0111】M4は前記ラッチ回路LTの第1のラッチ ノードN1と接地ノードとの間で前記NMOSトランジ スタM3に直列に接続され、ゲートに所定期間印加され 20 る制御信号Latchlによりオン状態に制御される(ラッチ 回路の強制反転を制御する) 第1のセンスタイミング決 定用のNMOSトランジスタである。

【0112】M4 <sup>1</sup>は前記ラッチ回路LTの第2のラッ チノードN2と接地ノードとの間で前記NMOSトラン ジスタM3に直列に接続され、ゲートに所定期間印加さ れる制御信号Latch2によりオン状態に制御される(ラッ チ回路の強制反転を制御する)第2のセンスタイミング 決定用のNMOSトランジスタである。

【0113】M6は前記ピット線電位センスノードN3 と前記ラッチ回路LTの相補的な一対のノードのうちの 第2のラッチノードN2(データバスData Busが接続さ れている)との間に挿入され、制御信号Loadによりゲー ト駆動され、前記ピット線電位センスノードN3のリセ ット時および前記メモリセルの読み出し時にはオフ状態 に制御され、前記メモリセルの書き込み時にはオン状態 に制御されるセンスアンプリセット用およびセンスアン プデータ転送用のNMOSトランジスタである。

【0114】M1はプリチャージ電源Vpre とピット線 BLとの間に接続され、プリチャージ制御信号BLSHF2に 基づいてスイッチング制御され、ビット線BLを所定期 間に充電するためのプリチャージ電源転送用のNチャネ ルトランジスタである。

【0115】図8に示したセンスアンプは、プリチャー ジ電源転送用のトランジスタM1による動作が図4に示 したセンスアンプの動作と比べて異なる。

【0116】通常読み出し時には、まず、トランジスタ M2およびM6を所定期間オンさせ、同時にトランジス タM5をオンさせ、ノードN3を放電させる。

24

ルトランジスタM1を所定期間オンさせ、プリチャージ 電源Vpre からトランジスタM1を介してピット線BL をプリチャージするとともにトランジスタM5を介して センスノードN3をプリチャージする。

【0118】上記プリチャージの終了後、ピット線BL がフローティング状態になり、この状態でセルトランジ スタの閾値状態によって生じるセル電流 I cellでピット 線BLを放電させ、所定時間(読み出し時間)後にトラ ンジスタM4を所定期間オンさせることにより、ピット 線電位 (セルデータに対応している) をセンスアンプに より読み出すことが可能になる。

【0119】この場合、セルトランジスタがエンハンス メント型(書き込み状態)であれば、センスノードN3 は "H" レベルのままであり、ノードN1は "L" レベ ル、ノードN2は "H" レベルになる。これに対して、 セルトランジスタがデプレッション型(非書き込み状 態、消去状態)であれば、センスノードN3は"L"レ ベルに放電されるので、ノードN1は "H" レベルのま まであり、ノードN2は "L" レベルのままである。 【0120】<第4実施例>図9(a)、(b)は、図

8のセンスアンプの読み出しテスト時にノードN2に "H"データ、"L"データを入力してラッチさせた後 の読み出しシーケンスの一例を示すタイミング波形図で

【0121】読み出しテスト時には、読み出し動作の開 始に先だって、通常の書き込みモードで使用されるシリ アルデータ入力機能を利用して、データバスから所望の データ(読み出したいカラム/読み出したくないカラム に応じて異なるデータ)を予め書き込んでおくものとす る。

【0122】この場合、読み出したいカラムに対応する センスアンプには、ノードN2が"H"レベルになるよ うにデータを入力し、読み出したくないカラムに対応す るセンスアンプには、ノードN2が "L" レベルになる ようにデータを入力することにより、ラッチさせてお く。

【0123】これにより、読み出しテスト時の読み出し に際して、以下に述べるようなシーケンス制御を行い、 センスアンプをリセットすることなく、センスアンプの ラッチデータに応じてビット線のプリチャージの有無を 決めることにより、ビット線群のうちで読み出したいセ ルに接続されているビット線のみをプリチャージするこ とが可能になる。

【0124】即ち、上記したようにセンスアンプにデー タをラッチさせた状態で、トランジスタM6はオンさせ ない(センスアンプのラッチ回路LTをリセットしな い)で、トランジスタM2を所定期間オンさせるととも にトランジスタM5をオンさせてノードN3を放電させ る。この後、プリチャージ電源転送用のNチャネルトラ  $\{0\,1\,1\,7\}$  次に、プリチャージ電源転送用のNチャネ 50 ンジスタ $M\,1$ をオフさせ、トランジスタ $M\,5$ をオンさせ たまま、トランジスタM6を所定期間オンさせる。

【0125】この場合、読み出したいカラムでは、対応 するセンスアンプのノードN2は"H"レベルが書き込 まれているので、この"H"レベルのノードN2からト ランジスタM6を介してセンスノードN3がプリチャー ジされる。このセンスノードN3を十分にプリチャージ した後に上記トランジスタM6をオフさせることによ り、ビット線BLおよびセンスノードN3はフローティ ング状態になる。

【0126】なお、トランジスタM2、M5を所定期間 10 オンさせてノードN3を放電するリセット動作は、第1 実施例の場合と同様に省略可能である。

【0127】以後の読み出し動作は、前述した通常読み 出し時のプリチャージ終了後の動作と同様に行うことが 可能になる。即ち、読み出したいセルに接続されている ビット線BLをセルトランジスタの閾値状態によって生 じるセル電流 I cellで放電させ、所定時間(読み出し時 間)後にトランジスタM4´を所定期間オンさせると、 読み出したカラムのビット線電位(セルデータに対応し ている)をセンスアンプにより読み出すことが可能にな 20 る。ただし、読み出しテスト時における動作では、読み 出したカラムのセンスアンプにおいて、ノードN2が "H" レベルとなっていることから、トランジスタM4 を所定期間オンさせてノードN2に"H"レベルを保

【0128】これに対して、読み出したくないカラムで は、対応するセンスアンプのノードN2は"L"レベル が書き込まれているので、ノードN2からセンスノード N3へのプリチャージはなく、ビット線電位は"L"で あり、ノードN2は"L"レベルのままである。

持させるか"L"レベルに強制反転させてセンスする。

【0129】従って、前記したように読み出したいカラ ム/読み出したくないカラム(真性の不良ピットが存在 するカラムなど) に対応してセンスアンプにデータを書 き込んだ後に、センスアンプに読み出したデータを読み 出しテストモードに入る前に書き込んだ入力データと比 較することにより、読み出しテストを実施できることに

【0130】上記したようにフリーランニング方式のセ ンスアンプを用いた第4実施例においても、前述した第 1 実施例と同様の効果(真性の不良ビットの影響を除外 して正確に評価できる点、リダンダンシー前のテストも 可能になる点)が得られる。

【0131】また、前述した第2実施例において上記し たフリーランニング方式のセンスアンプを用いて上記第 4 実施例と同様に制御した場合でも、前述した第2 実施 例と同様の効果(隣接ビット線間の電流リークの有無を 容易に測定できる点)が得られる。

【0132】また、前述した第3実施例において上記し たフリーランニング方式のセンスアンプを用いて上記第 4 実施例と同様に制御した場合でも、前述した第3実施 50 するセンスアンプのノードN2に"L"レベルを書き込

26

例と同様の効果(各セルの閾値電圧の分布を測定する均 合に、演算処理のためのハードウエアの規模やソフトウ エアの負担が小さくて済む点)が得られる。

【0133】 〈第5実施例〉図10は、図8に示したセ ンスアンプの変形例を示す。

【0134】このセンスアンプは、図8に示したセンス アンプと比べて、プリチャージ電源転送用のNチャネル トランジスタM1とプリチャージ電源Vpre との間にス イッチ回路SWが挿入され、ラッチ回路LTの第2のラ ッチノードN2とピット線電位センス用のNMOSトラ ンジスタM3との間の第2のセンスタイミング決定用の NMOSトランジスタM4´が除かれている点が異な り、その他は同じであるので同一符号を付している。

【0135】上記スイッチ回路SWは、ラッチ回路LT のデータによってスイッチング制御され、前記ピット線 BLを所定期間に充電するためのものであり、前記ラッ チ回路LTのリセット状態にはオン状態に制御され、前 記ラッチ回路LTの強制反転状態にはオフ状態に制御さ れるように構成されている。

【0136】このスイッチ回路SWの一例は、Pチャネ ルトランジスタM7とNチャネルトランジスタM8とが 並列に接続されたCMOSトランスファゲートからな る。上記PチャネルトランジスタM7は、ゲートが前記 ラッチ回路LTの第2のラッチノードN2 (リセット状 態で"L"/強制反転された状態で"H"レベルになる ノード) に接続され、第2のラッチノードN2のデータ によってスイッチング制御される。また、前記Nチャネ ルトランジスタM8は、ゲートが前記ラッチ回路LTの 第1のラッチノードN1(リセット状態で"H"/強制 反転された状態で"L"レベルになるノード)に接続さ れ、第1のラッチノードN1のデータによってスイッチ ング制御される。

【0137】図11 (a)、(b)は、図10のセンス アンプの読み出しテスト時にノードN2に "H" デー タ、"L"データを入力してラッチさせた後の読み出し シーケンスの一例を示すタイミング波形図である。

【0138】即ち、センスアンプにデータをラッチさせ た状態で、トランジスタM6はオンさせない(センスア ンプのラッチ回路LTをリセットしない)で、トランジ スタM2およびM5を所定期間オンさせてノードN3お よびピット線を放電させる。この後、トランジスタM6 をオフさせたまま、プリチャージ電源転送用のNチャネ ルトランジスタM1をオンさせると、センスアンプのラ ッチデータに応じてスイッチ回路SWのオン/オフ状態 を制御してビット線のプリチャージの有無を決めること が可能になり、ビット線群のうちで読み出したいセルに 接続されているビット線のみをプリチャージすることが 可能になる。

【0139】この場合、読み出したいカラムでは、対応

んでおけば、ノードN2の "L"レベル/ノードN1の "H"レベルによりスイッチ回路SWがオン状態になり、トランジスタM1を介してセンスノードN3がプリチャージされる。このセンスノードN3を十分にプリチャージした後に上記トランジスタM1をオフさせることにより、ビット線BLおよびセンスノードN3はフローティング状態になる。

【0140】以後の読み出し動作は前述した通常読み出し時の動作と同様に行うことが可能になる。即ち、読み出したいセルに接続されているピット線BLをセルトランジスタの閾値状態によって生じるセル電流 I cellで放電させ、所定時間(読み出し時間)後にトランジスタM4を所定期間オンさせると、読み出したカラムのピット線電位(セルデータに対応している)をセンスアンプにより読み出すことが可能になる。

【0141】これに対して、読み出したくないカラムでは、対応するセンスアンプのノードN2は "H" レベルが書き込まれているので、ノードN2の "H" レベル/ノードN1の "L" レベルによりスイッチ回路SWがオフ状態になり、センスノードN3はプリチャージされず、ビット線電位は "L" であり、ノードN2は "L" レベルのままである。

【0142】従って、前記したように読み出したいカラム/読み出したくないカラム(真性の不良ピットが存在するカラムなど)に対応してセンスアンプにデータを書き込んだ後に、センスアンプに読み出したデータを読み出しテストモードに入る前に書き込んだ入力データと比較することにより、読み出しテストを実施できることになる。

【0143】 < 第1実施例の変形例1>図12は、図4に示したセンスアンプの変形例を示す。

【0144】このセンスアンプは、図4に示したセンスアンプと比べて、ラッチ回路LTのデータによってビット線電位センスノードN3に対する充電経路を遮断あるいは導通させるスイッチ回路が異なり、その他は同じであるので同一符号を付している。

【0145】即ち、スイッチ回路は、定電流用のPチャネルトランジスタM1と前記ピット線電位センスノードN3との間に挿入され、ゲートがラッチ回路LTの第1のラッチノードN1(リセット状態で"H"/強制反転 40された状態で"L"レベルになるノード)に接続されたNチャネルトランジスタM7からなる。

【0146】動作自体は前述した第1実施例と同じであり、ノードN2が"L"の時にピット線充電電流が流れ、ノードN2が"H"の時にピット線充電電流が遮断される。

【0147】 < 第1 実施例の変形例 2 > 図13は、図4に示したセンスアンプの他の変形例を示す。

【0148】このセンスアンプは、図4に示したセンス アンプと比べて、ラッチ回路しTのデータによってビッ 50 28

ト線電位センスノードN3に対する充電経路を遮断あるいは導通させるスイッチ回路に代えて、ラッチ回路LTのデータによってピット線電位センスノードN3とメモリセルとの間の充電経路を遮断あるいは導通させるスイッチ回路が使用されている点が異なり、その他は同じであるので同一符号を付している。

【0149】即ち、上記スイッチ回路は、ビット線電位センスノードN3とビット線クランプ用トランジスタM5との間に挿入され、ゲートがラッチ回路LTの第1のラッチノードN1に接続されたNチャネルトランジスタM7からなる。

【0150】 <第1 実施例の変形例3 > 図14は、図4 に示したセンスアンプの変形例を示す。

【0151】このセンスアンプは、図4に示したセンスアンプと比べて、ラッチ回路LTのデータによってビット線電位センスノードN3とメモリセルとの間の充電経路を遮断あるいは導通させるスイッチ回路が異なり、その他は同じであるので同一符号を付している。

【0152】即ち、上記スイッチ回路は、ビット線電位 20 センスノードN3とビット線クランプ用トランジスタM 5との間に挿入され、ゲートがラッチ回路LTの第2の ラッチノードN2に接続されたPチャネルトランジスタ M7からなる。

【0153】動作自体は前述した第1実施例と同じであり、ノードN2が"L"の時にビット線充電電流が流れ、ノードN2が"H"の時にビット線充電電流が遮断される。

【0154】なお、本発明は、前記実施例のようなNAND型EEPROMに限らず、ページモードを有する他のEEPROM(NOR型EEPROM、DINOR型EEPROMなど)にも適用可能である。

【0155】図15(A)、(B)は、NOR型EEPROMのメモリセルアレイMAの一部のメモリセルの相異なる例を示す。

【0156】図15(A)においては、ビット線BLとこれに直交するソース線VSとの間に、選択回路を持たないメモリセルとして、制御ゲート信号線CGにより制御される1つのセルトランジスタQが接続されている。

【0157】図15(B)は、ビット線BLとこれに直交するソース線VSとの間に、選択回路を持つメモリセルとして、選択信号線SLにより制御されるビット線側選択トランジスタSGおよび制御ゲート信号線CGにより制御される1つのセルトランジスタQが直列に接続されている。

【0158】図16(A)、(B)は、NOR型EEP ROMの他の例に係るグランドアレイ型EEPROMの メモリセルアレイMAの一部のメモリセルを示す。

【0159】図16(A)においては、ビット線BLとこれに並行するソース線VSとの間に、制御ゲート信号

線CGにより制御される1つのセルトランジスタQが接 続されており、ピット線BLおよびソース線VSはそれ ぞれ固定である。

【0160】図16 (B) は、交互グランドアレイ型E EPROMのメモリセルを示しており、ピット線BLと これに並行するソース線VSとの間に、制御ゲート信号 線CGにより制御される1つのセルトランジスタQが接 統されており、ビット線BLおよびソース線VSがそれ ぞれ切換え可能である。

【0161】図17は、DINOR型EEPROMのメ モリセルアレイMAの一部のメモリセルを示す。

【0162】1つのサブビット線SBLと複数のソース 線VSとの間に制御ゲート信号線CGにより制御される 複数のセルトランジスタQが並列に接続されており、サ プピット線SBLは選択信号線SLにより制御されるビ ット線側選択トランジスタSGを介してビット線BLに 接続されている。

【0163】図18は、AND型EEPROMのメモリ セルアレイMAの一部のメモリセルを示す。

【0164】ビット線BLとソース線VSとの間に、選 択信号線SLにより制御されるビット線側選択トランジ スタSGおよびそれぞれ制御ゲート信号線CGにより制 御される互いに並列接続された複数のセルトランジスタ Qが直列に接続されている。

### [0165]

【発明の効果】上述したように本発明によれば、開発時 における信頼性向上のためのテストでデバイスの真の性 能を測定する場合に真性の不良ビットの影響を除外して 正確に評価でき、リダンダンシー前のテストも可能にな り、また、選択された1個のセルの貫通電流によるソー ス線電位の浮きに起因する閾値電圧の変動量の測定を他 のカラムのセルの貫通電流によるソース線電位の浮きが 生じない状態で測定でき、さらに、隣接ビット線間の電 流リーク、各セルの閾値電圧およびその分布も容易に測 定し得る半導体記憶装置を提供することができる。

#### 【図面の簡単な説明】

【図1】本発明の半導体記憶装置の第1の実施の形態に 係るNANDセル型EEPROMの全体構成を示すプロ ック図。

【図2】図1中のメモリセルアレイのNANDセルの一 40 例を示す回路図およびセルトランジスタの閾値電圧の分 布状態の一例を示す図。

【図3】図1中のメモリセルアレイにおけるビット線の 一部に対応する回路を取り出して示すプロック図。

【図4】図1のNAND型EEPROMに適用される本 発明に係るセンスアンプの一例を示す回路図。

【図5】第1実施例に係る読み出しテストモードにおけ る図4のセンスアンプの読み出しシーケンスの一例を示 すタイミング波形図。

【図6】第2実施例に係る隣接ビット線間電流リークテ 50 LT…ラッチ回路。

ストモードにおける全ワード線非選択動作モードを示す 回路図。

【図7】第3実施例に係るセル閾値測定モードにおける 特定ワード線に対する測定電圧印加動作モードを示す回 路図。

【図8】本発明の半導体記憶装置の第2の実施の形態に 係るNAND型EEPROMに適用されるセンスアンプ の一例を示す回路図。

【図9】第4実施例に係る読み出しテストモードにおけ る図8のセンスアンプの読み出しシーケンスの一例を示 すタイミング波形図。

【図10】図8に示したセンスアンプの変形例を示す回 路図。

【図11】第5実施例に係る読み出しテストモードにお ける図10のセンスアンプの読み出しシーケンスの一例 を示すタイミング波形図。

【図12】図4に示したセンスアンプの変形例を示す回 路図。

【図13】図4に示したセンスアンプの他の変形例を示 20 す回路図。

【図14】図4に示したセンスアンプの別の変形例を示 す回路図。

【図15】NOR型EEPROMのメモリセルアレイの 一部のメモリセルの相異なる例を示す回路図。

【図16】NOR型EEPROMの他の例に係るグラン ドアレイ型EEPROMのメモリセルアレイの一部のメ モリセルを示す回路図。

【図17】DINOR型EEPROMのメモリセルアレ イの一部のメモリセルを示す回路図。

【図18】AND型EEPROMのメモリセルアレイの 一部のメモリセルを示す回路図。

【図19】図3中のセンスアンプの1個分を取り出して 従来例を示す回路図。

【図20】図3中のセンスアンプの1個分を取り出して 示す回路図。

【図21】通常読み出し動作時における図21のセンス アンプの読み出しシーケンスの一例を示すタイミング波 形図。

### 【符号の説明】

BL…ピット線、

N3…ピット線電位センスノード、

M1…ピット線充電電流源用(プリチャージ電源転送 用)トランジスタ、

M2…リセット用トランジスタ、


M3…ビット線電位センス用トランジスタ、


M4、M4´…センスタイミング決定用トランジスタ、

M5…ピット線クランプ用トランジスタ、

M6…センスアンプデータ転送用トランジスタ、

M7…スイッチ用トランジスタ、






Vpre SW M8 N7 IV1


BLSHF1 Load IV2


BLSHF2 N1


Bit Line

-DCB












【図17】



[图18]



【図21】



フロントページの続き

(51) Int. Cl. 6 G 1 1 C 16/02 識別記号

F I G 1 1 C 17/00

6 0 1 T 6 1 3